# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

60-024672

(43) Date of publication of application: 07.02.1985

(51)Int.CI.

GO6F 15/347

(21)Application number: 58-130817

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.07.1983

(72)Inventor: OMODA KOICHIRO


NAGASHIMA SHIGEO

## (54) VECTOR PROCESSING DEVICE

## (57)Abstract:

PURPOSE: To read out efficiently a vector data by reducing a wasteful memory overhead, when reading out in multiple the vector data on a main storage by shifting a reference range little by little.

CONSTITUTION: A data read-out from a main storage is executed only once of A (1Wm+2), and a read-out data distributing circuit distributes a data required for correspondence of each vector register basing on an information such as a head element number, a vector length, etc. For instance, the head element number of the data transferred to vector registers R1, (R1+1)W (R1+3) become 1, 2, 2 and 3, respectively, and the vector length becomes (m). According to such a method, it does not occur that the same element data is overlapped and read out, and an efficient memory access is executed. Also, although a read-out port from the main storage is only one, the data can be stored simultaneously in plural vector registers, threfore, the data required for an arithmetic can be prepared quickly.



## **LEGAL STATUS**

[Date of request for examination]

Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19) 日本国特許庁 (JP)

1 特許出願公開

# ⑫公開特許公報(A)

昭60-24672

⑤ Int. Cl.<sup>4</sup>G 06 F 15/347

識別記号

庁内整理番号 7056—5B ❸公開 昭和60年(1985)2月7日

発明の数 1 審査請求 未請求

(全 9 頁)

**匈ベクトル処理装置** 

②特 願 昭58-130817

②出 願 昭58(1983)7月20日

70発 明 者 面田耕一郎

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内 @発 明 者 長島重夫

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

①出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁

目 6 番地

⑩代 理 人 弁理士 髙橋明夫 外1名

明 細 包

発明の名称 ペクトル処理装置

特許請求の範囲

主記憶に格納された複数要素から成るベクトル データを、順次ベクトルレジスタに読出して演算 するベクトル処理装置であつて、

該主記憶に格納された該ベクトルデータを、先 顕要素番号を少しずつ可変にして複数個のベクト ルレジスタに銃出す際、

該ベクトルデータを複数個の該ベクトルデータ に同時に読出すことを指定するロード命令を設 け、該主配憶から統出す該ベクトルデータの個 数を生成するメモリアクセス長生成手段、該主 配憶から統出す一連の該ベクトルデータのうち、 どの範囲を所定の該ベクトルレジスタへ分配し て普込むかを制御する分配範囲情報に基づき所 定の該ベクトルレジスタへ分配手段 とにより、

該主記憶からの該ペクトルデータの同一要素デ ータの読出しを重複して行なうことなく、1回 の読出しで済ませること

を特徴とするペクトル処理装置。

発明の詳細な説明

[発明の利用分野]

本発明はベクトル演算を高速に実行可能なベクトル処理装置に関し、特に、主記憶上に格納されたベクトルデータを、 参照範囲を少しずつずらして多重に読出す際、無駄なメモリオーバヘッドを削減し、効率良いベクトルデータ読出しを行なりベクトル処理装置に関する。

## 〔発明の背景〕

科学技術計算に現われる代表的な物理モデルに、 連続モデル(分布定数系モデル)がある。

空気や水のような流体、電磁波のような皮動、 熱やガスのような拡散などの物理現象の特徴は近 接作用である。即ち、鉄質中のある点に於ける状態は、近傍の媒質からの作用により決定され、速 方から直達する作用がないのが一般的である。

例えば、1次元の連続モデルとし、1次元上に (m+2)個の点を仮定する。タイムステップ t での点 i の値を求めるには、タイムステップ( t -1)での点(i-1)と点 i の値を用いた演算、 かよび点 i と点(i+1)の値を用いた演算が必要となる。これらの演算を i=2 , 3 ......, m+1 まで行なりためには、点  $1\sim$ 点 m までの値  $A(1\sim m+1)$  1 での値  $A(2\sim m+1)$  1 を順次必要とする。 なか、 i=1 と m+2 の 両端の値は特別に設定された境界条件に基づき演算されるものとする。

上記演算の特徴は、主記憶に格納された同一データA(1~m+2)を、先頭要素番号を少しずつずらして何度も参照することである。

とのように、向一の配列データを、先頭要素番号を少しずつ可変として何度も参照することは、 一般の科学技術計算ではしばしば出現する。

なお、先頭要素番号とは、ベクトルデータのある範囲を参照する際、その範囲の先頭の要素番号を表わすものとする。即ち、ベクトルデータ A(1~m+2)ののち、A(3~m+2)の範

記憶からベクトルレジスタ(R1+2)に直接統 出すのではなく、ベクトルレジスタ(R1+1) に脱出されたデータをベクトルレジスタ(R1+ 2)へ転送命令を用いて転送する方式も考えられ る。

第1 凶に於て、破線がこの転送ルートを示しているが転送のためにベクトルレジスタ (R1+1)の脱出し制御回路および演算器が無駄に使用中となつてしまりといり問題点があつた。

### [ 発明の目的 ]

従つて、本発明は上述した問題点を除去し、主 記憶上に格納されたベクトルデータを、先頭要素 番号を少しずつずらして複数個のベクトルレジス タに脱出す際、同一要素データが繰返し主記憶に アクセスされることによる無駄なメモリオーバへ ッドを削減し、効率良いデータ脱出しを行なりベ クトル処理装置を提供することである。

### [発明の概要]

第2図を用いて、本発明を総括的に説明する。 第2図は第1図と同様、主記憶に格納されている 囲のデータを参照する際の先頭要素番号は3となる。

また、ベクトルレジスタ(R 1 + 2)のA(2 ~m+1)は、ベクトルレジスタ(R 1 + 1)の データと同一であるため、A(2~m+1)を主

ベクトルデータA(1~m+2)のうち、A(1 ~m)をベクトルレジスタR1へ、A(2~m+ 1)をベクトルレジスタ(R1+1)と(R1+ 2)へ、A(3~m+2)をベクトルレジスタ (R1+3)に統出す処理を示している。

本活明では、主記憶からのデータ硫出しは A (1~m+2)の1度だけとし、凶中に示す硫 出しデータ分配回路が、先頭要素番号、ベクトル 長 (ベクトルレジスタへ格納すべきデータの協数) 等の情報に基づき、各ベクトルレジスタ対応に必 要なデータを分配する。

例えば、ベクトルレジスタ R 1 , ( R 1 + 1 ) , ( R 1 + 2 ) , ( R 1 + 3 ) へ 伝送するデータ の 先 顕要素番号は各々、 1 , 2 , 2 , 3 となり、ベクトル長はmとなる。

このようにすれば、同一要素データを重複して 読出すということがなく効率良いメモリアクセス が実現できると同時に、また、主記値からの脱出 し口が1個にもかかわらず同時に複数のペクトル レジスタにデータを格納することができるため演 算に必要なデータが早く準備できるという効果が ある。

#### [ 発明の実施例 ]

第3凶は本発明の実施例を説明するためのベクトル処理装置の概略構成を示す。

図中、1は主記憶、2は記憶制御ユニット、4 はスカラ命令を実行するスカラ処理ユニット、4 はスカラ命令を実行するスペクトル処理ユニット、5 はスカラトルの合令を実行するのはスカラトルの合うを実行するのはスカラトルの演算器、9はスカラ制御はスカーを関係があり、1は、2年ののは、10はデータのとは、10はデータを10は、14の方に、12年のでは、10はデータを11は、14の方に、12年ででは、14年では、14年では、12年では12年では、12年では、12年では、12年では、12年では、12年では、12年では、12年では、12年で

各分配回路から出力される制御情報と一緒にパス 選択11へ入力される。なお、信号線L1-1を 介してアドバンス、L1-3を介して終了信号が 転送される。

信号級L8-1を介してアドレス情報および開 始信号が、L8ー2を介してメモリアクセス長 (主記憶1から読出すベクトルデータの個数)が ベクトル命令制御部10からメモリリクエスタ9 へ転送される。メモリリクエスタ9はこれらの情 報をもとに信号級L9-1を介して記憶制御ユニ ツト2ヘリクエストを送出する。なお、配述が前 後するが、このリクエストに基づき、前述したア ドバンス、終了信号、読出しデータが配憶制御ユ ニット2から転送される。信号線L8-3~L8 -6を介して、開始信号が各々、分配回路10-1~10~4に転送される。なお、この開始信号 は命令により指定された必要な分配回路にのみ転 送される。即ち、主記憶1からの銃出しデータを 1個のペクトルレジスタへ転送する命令であれば 分配回路10.-1へ、2個のペクトルレジスタへ

脱出し、ベクトル演算器14へ演算データを、また、メモリリクエスタ9へ主記憶1への替込みデータを転送するデータ選択、14はベクトル演算器である。

第4図は第3図における説出しデータ分配回路 10の概略の1構成を示している。

図中、10-1~10-4は既出しデータ分配 回路、10-5,10-6はレジスタ、L1-1 ~L1-3,L8-1~L8-15,L9-1, L10-1~L10-14は信号線であり、凶3 と同一番号については省略する。

脱出しデータ分配回路10亿は、4個の分配回路があり、記憶制御ユニット2から信号級L1ー2を介して主配億1から転送される競出しデータを4つに分配するための制御を行なり。ここで、分配個数を4とし、蚊大4個のベクトルレジスタへのデータ分配を可能としているが、特に4亿限定されるものではない。

信号線 L 1 - 2 で転送される脱出しデータはレ シスタ 1 0 - 6、信号線 L 1 0 - 1 3 を介して、

信号級L8-7でベクトル長(ベクトルレジスタへ格納すべきデータの個数)を転送し、信号線L8-8~L8-11で各々分配回路10-1~10-4~先顕要案番号を転送する。

また、ベクトル命令制御部8は、パス選択11 へ信号線L8−12~L8−15を介して、各々 分配回路10−1~10−4から出力される制御 情報がどのベクトルレジスタへ接続されるかのパ ス選択情報を転送する。

分配回路10-1~10-4は、対応する各々の信号線L8-3~L8-6の開始信号が逆出力されるとL8-7のベクトル長、L8-8~L8-11の先頭要素番号を受収ると同時に、各々信号線L10-1~L10-4を介して開始信号(パス選択11によつて接続されるベクトルレジスタへ送出され、書込み開始の指示を行なり信号)

をパス選択11へ伝送する。その後、信号線 L 1 ー 2 から転送されるアドパンスを受取ると、これに同期して、前配の先頭要素番号とペクトル長に逃づき、信号線 L 1 0 ー 5 ~ L 1 0 ー 1 2 を介して終了信号をパス選択11へ送出する。

また、信号線 L 1 - 3 を介して仮送される終了信号は、レンスタ 1 0 - 5 、信号線 L 1 0 - 1 4 を介して命令側御部へ送出される。

第5図は、第4図に於けるペクトル命令制御部 8の1構成例を示す。

図中、200は開始終了側側、201はベクトル命令を格納する命令バツフア、202は命令レジスタ、203はレジスタ群、204はベクトル長レジスタ、205はデコーダ、206はブラス1回路、207はブラス2回路、208はブラス3回路、209は最大値検出回路、210はセレクタ、211は加算器、212~215,220,22はOR回路、216~219,221はAND回路、223はマイナス1回路、L200

10への開始信号となる。また、OR回路212 ~215の出力は、OR回路220でORされ、 信号級L204の起動信号とAND回路221で ANDがとられ、メモリリクエスタ9へ開始信号 として出力される。

命令レジスタ202のR1フイールドでは、1個のペクトルレジスタ番号が指定され、2~4個のペクトルレジスタを必要とするときは、ブラス1回路206、ブラス2回路207、ブラス3回路208で各々レジスタ番号が加算されてパス選択11へ転送される。

命令レジスタ202のR2フイールドは、複数 個のレジスタで梯成されるレジスタ群203のレ ジスタ番号を指定し、この番号により選択された レジスタの値が、先頭要素番号として信号線 L8 -8~L8-11を介して饒出しデータ分配回路 10~転送される。なお、本実施例では簡単のた めに先頭要素番号は正の故のみとする。

ペクトル長レジスタ204にはペクトル長がセ ツトされているが、このペクトル長はペクトルレ ~L204は信号級である。

なお、信号級L8-1~L8-15, L10-14の意味は第4図での説明と同様である。

命令パッファ201から命令レジスタ202に ベクトル命令を脱出す。命令レジスタ202のオ ペレーションコード(OPコード)フィールドを デコーダ205に入力して命令を解睨する。デコ ーダ205から出力される解脱結果は種々の削御 を行なうが、信号線L200~L203はロード 命令を解疏すると出力され、信号線L200は銃 出したデータを1個のベクトルレジスタへ分配す るロード命令のとき1, L 2 0 1 ~ L 2 0 3 は各 各、2,3,4個のベクトルレジスタへ分配する ロ - ド命令のとき 1 となり、これら借号級 L200 ~ L 2 0 3 の値は O R 回路 2 1 2 ~ 2 1 5 で O R される。なお、〇R回路215は削除可能である。 OR回路212~215の出力は、各々、AND 回路216~219亿入力され、開始終了制御 200から信号線 L204を介して出力される起 助信号とANDがとられ続出しデータ分配回路

なお、OR回路222の出力は、セレクタ210 のセレクト条件となり、出力が1のとき(即ち、 2個以上のベクトルレジスタへ読出しデータを分配する場合)マイナス1回路223からの値をセレクトする。

また、命令レジスタ202のアドレス情報フィ

ールドの値は、メモリリクエスタ9へ転送される。 主記憶1からの読出しデータを1個のベクトル レジスタへ転送するような従来のロード命令では、 ベクトル長がメモリアクセス長に等しいため、メ モリアクセス長の生成手段が不要である。

また従来命令では主配憶1からの眺出しデータを複数個のベクトルレジスタへ分配する必要がないため、データの分配手段、分配すべき複数のベクトルレジスタ番号、データ分配範囲情報(本実施例では、先頭要就番号とベクトル投により、読出したデータのどの範囲をベクトルレジスタに審込むかを制御しているが、これに相当する情報であれば向でも良く、また、指定手段は本実施例のようにレジスタ群203、ベクトル投レジスタ204に限るものではなく、例えばロード命令に新たにフィールドを追加して指定しても良い)が不要である。

第6図は第4図に於ける分配回路10-1の構成を示しており、他の分配回路10-2~10-4も同様の構成である。図中、100-1は先頭

れ、先頭要素番号の1がセレクタ120-1を介して先頭要素レジスタ100-1にセットされ、また、ベクトル長の5がセレクタ121-1を介してレングスレジスタ104-1にセットされ、同時に信号線L8-3からの開始信号は開始レジスタ105-1を介して信号線L10-1に出力される。

さらに、信号線L8-3からの開始信号は、 AND回路130-1でクロックとANDがとら れビジイレジスタ101-1を1にセットする。

信号線 L 8 - 3 から開始信号が転送されるのと同期して、信号線 L 8 - 1 を介してメモリリクエスタ 9 へ開始信号が転送される。メモリリクエスタ 9 はアドレス生成後、記憶制御ユニット 2 へメモリリクエストを発行する。メモリリクエスト発行後、5 サイクル (5 という値は特に意味は無い)でアドバンスが信号線 L 1 - 1 を介して記憶制御ユニット 2 から分配回路 10 - 1 へ転送され、とのアドバンスに対応する読出しデータは1サイクル遅れて信号線 L 1 - 2 を介してレジスタ 10 -

要案レジスタ、101-1はビジイレジスタ、
102-1は書込みイネーブルレジスタ、103
-1はアドバンスレジスタ、104-1はレング
スレジスタ、105-1は開始レジスタ、110
-1と111-1はカウントダウン、112-1、
113-1は1使出、120-1と121-1は
セレクタ、130-1~136-1はAND回路
である。

第7図は、第6図の動作を説明するためのタイムチャートであり、第2図に於て、ベクトル長であるmを5とした場合の処理の流れを示している。以下では、第7図をもとに第6図の動作を中心に記す。

まず最初に、分配回路 10-10動作を説明する。分配回路 10-1 は、脱出しデータ A(1) ~ A(7) の 9 ち、A(1) ~ A(5) をベクトルレジスタ R 1 に分配する。

ベクトル命令制御部8から開始信号、先頭授素 番号、ベクトル長が各々信号線L8-3, L8-8, L8-7を介して分配回路10-1に転送さ

6 へ転送される。また、L1 - 3 を介してレジス タ10-5 へ転送される終了個号は最後のアドバ ンスと同時に転送されるものとする。

最初のアドバンスが転送されると、先頭要素レジスタ100-10値が1であるため1検出112-1から1が出力され、さらに、ビジイレジスタ101-1の出力も1であるためAND回路131-1からクロックと同期して1が出力され、普込みイネーブルレジスタ102-1が次サイクルで1にセットされる。このレジスタ102-1の値が1にセットされている間は、アドバンスレジスタ103-1の値が1であれば、AND回路133-1の出力が1となり、信号線L10-5を介して審込み信号が転送される。

また、レジスタ102-1の値が1にセントされている間、アドバンスレジスタ103-1の値が1であれば、レングスレジスタ104-1の値はカウントダウン111-1で1ずつ滅算される。なお、波算のためのイネーブル信号はAND回路134-1から出力される。そして、レングスレ

ジスタ104-1の値が1に到達したときAND 回路135-1から1が出力されてビジイレジスタ101-1、告込みイネーブルレジスタ102 -1が0にリセントされ処理が終了する。

をお、リセント条件が成立するとき、同時に、 AND回路136-1から1が出力され、信号線 L10-9を介して終了信号が転送される。

とのようにして、第7凶に示す如く、ベクトルデータA(1)~A(5)の5要素をベクトルレジスタ 比1へ書込むことができる。

次に、分配回路10-4の動作を説明する。

分配回路 1 0 - 4 は、説出しデータ A(1) ~ A(7) の 5 ち、A(3) ~ A(7)をベクトルレジスタ (R1+3) に分配する。分配回路 1 0 - 4 の構成も、第6 図の分配回路 1 0 - 1 の構成と同様であるが、第6 図の各コンポーネントの識別番号は、ハイフン以下の数を全て4にすることとする。即ち、先頭要素レジスタは 1 0 0 - 4 として参照される。前述の分配回路 1 0 - 1 での説明と異なる点は、先頭要素番号が 1 から 3 へ変つたことである。

格納するための分配制御をするよう構成されているが、各分配回路は、複数個のメモリリクエスタからの読出しデータを選択して、ペクトルレジスタへ格納するように構成することも容易に実現できる。例えば、分配回路10−1と10−2が、あるリクエスタから読出されたベクトルデータ A(1)~A(m)、A(2)~A(m+1)を、また、別のリクエスタから読出された異なるベクトルデータ B(1)~B(m+2)のち、分配回路10−3と10−4が、各々ペクトルデータ B(1)~B(m+2)を各々のベクトルレジスタに格納させるように構成できる。

#### [ 発明の効果]

以上のように重複使用するベクトル要素のフェッチを一回のメモリアクセスでできることになり、ベクトル処埋のスピードアップ効果が大きい。

#### 図面の簡単な説明

第1図は、従来技術の説明図、第2図~第7図 は本発明の実施例の説明図である。

最初のアドバンスが送出される時点で、先頭要 数レジスタ100−4の値は3であり、1**検**出 112-4の出力は1とならないため書込みイネ ープルレジスタ102 -4は1にセツトされない。 このとき、レジスタ100-4の値はカウントダ ウン110-4でマイナス1され、セレクタ120 - 4を介して2の値が次サイクルの先頭でセット される。2番目のアドバンスが送出されると、レ ジスタ100-4の値はさらにマイナス1されて 1 が冉セツトされる。なお、滅算のためのイネー プル信号は、AND回路132-4から出力され る。次に、3番目のアドバンスが送出されると、 今度は1検出112-4の出力が1となり、次サ イクルに書込みイネーブルレジスタ102-4が 1 にセットされ、以後は、前述した分配回路 1 0 -1の動作と同様に制御され、ベクトルデータ A(3)~A(7)がベクトルレジスタ(R1+3)に書 込まれる。

本実施例では、各分配回路は1個のメモリリク エスタからの統出しデータをベクトルレジスタへ

